在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 海绵

[求助] bandgap简并点疑惑

[复制链接]
发表于 2024-10-29 15:36:30 | 显示全部楼层
学习
发表于 2024-12-2 09:21:04 | 显示全部楼层


   
AndyBrown 发表于 2024-5-25 14:46
仿真遇到的三个非零简并点的例子:


老哥请问下你是怎么跑的啊,是在环路里加VDC还是在输出加VDC,另外环路需要断开并且启动电路也要断开吗
发表于 2024-12-2 16:10:49 | 显示全部楼层


   
qianhao 发表于 2024-12-2 09:21
老哥请问下你是怎么跑的啊,是在环路里加VDC还是在输出加VDC,另外环路需要断开并且启动电路也要断开吗
...


和楼主在一楼的提供的图片完全一致,断开环路后在 PMOS 电流镜的栅极施加 DC 电压扫描,看运放的输出 DC 情况。
启动电路是否要断开取决于您的仿真需求了,可以都试试。



发表于 2024-12-2 16:37:21 | 显示全部楼层


   
AndyBrown 发表于 2024-12-2 16:10
和楼主在一楼的提供的图片完全一致,断开环路后在 PMOS 电流镜的栅极施加 DC 电压扫描,看运放的输出 DC  ...


好的谢谢老哥
发表于 2024-12-5 11:08:40 | 显示全部楼层


   
topf002 发表于 2023-9-16 11:36
比较好奇的是图中这个电路如果不加启动电路的时候,这个交点的波形是什么样的 ...


搭了个类似电路,不加启动的话,会出现反复相交的3个点,一个是VBG=1.21V的期望点,还有两个 一个是VDC=5V交点,对应VBG=340mV的不期望点;一个是VDC在4.7V的交点,当然三者和电路设置有关
发表于 2025-2-20 14:13:24 | 显示全部楼层
mark一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 04:37 , Processed in 0.134700 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表