设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Writing Testbenches using System Verilog .zip

返回列表发新帖

查看: 1724|回复: 2

[原创] Writing Testbenches using System Verilog .zip

发表于 2021-4-19 20:52:39 | 显示全部楼层 |阅读模式

Writing Testbenches using System Verilog .zip

商品类型:: 全新商品
剩余时间:: 成交结束

8 信元资产

Writing Testbenches using System Verilog .zip.zip

3 MB, 下载次数: , 下载积分: 资产 -1 信元, 下载支出 1 信元

回复

发表于 2021-4-20 08:56:09 | 显示全部楼层

感谢分享

回复

发表于 2021-9-9 18:19:10 | 显示全部楼层

great

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 03:38 , Processed in 0.129069 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表