设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog for Design(2nd edition)原版和翻译版 ...
12345678910下一页
返回列表 发新帖
楼主: bonjour

[资料] SystemVerilog for Design(2nd edition)原版和翻译版

[复制链接]
温故而知新
发表于 2024-3-29 17:32:03 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

huatiantian
发表于 2024-4-22 16:44:14 | 显示全部楼层
kankan good
回复 支持 反对

举报

xdrxdr
发表于 2024-4-24 06:32:43 来自手机 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

小包菜
发表于 2024-4-25 08:43:02 | 显示全部楼层

谢谢分享
回复 支持 反对

举报

binnq
发表于 2024-4-26 11:07:48 | 显示全部楼层
感谢
回复 支持 反对

举报

hanqian11
发表于 2024-5-11 17:37:47 | 显示全部楼层
谢谢楼主

回复 支持 反对

举报

icer_wang
发表于 2024-7-25 16:11:16 | 显示全部楼层

thank you for sharing!!
回复 支持 反对

举报

dannymu
发表于 2024-7-25 16:55:31 | 显示全部楼层
谢谢
回复 支持 反对

举报

binnq
发表于 2024-7-29 14:20:27 | 显示全部楼层
感谢
回复 支持 反对

举报

koala840816
发表于 2024-8-8 14:20:25 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
12345678910下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:09 , Processed in 0.087590 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表