设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › uvm lab 1.1 的lab1遇到问题求解

12 / 2 页

返回列表发新帖

楼主: liaoyh123

[求助] uvm lab 1.1 的lab1遇到问题求解

发表于 2021-4-14 18:19:57 | 显示全部楼层

解决办法可以分享吗？

回复支持反对

楼主| 发表于 2021-4-15 19:15:29 | 显示全部楼层

liaoyh123 发表于 2021-4-13 20:25
刚刚解决了，谢谢啦

我把端口的信号类型搞错了

回复支持反对

楼主| 发表于 2021-4-15 21:33:47 | 显示全部楼层

gaurson 发表于 2021-4-14 18:19
解决办法可以分享吗？

我把端口的数据类型搞错了

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 13:34 , Processed in 0.118811 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表