设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 用VerilogHDL语言设计分频器和32位计数器

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

楼主: dianzifun

用VerilogHDL语言设计分频器和32位计数器

发表于 2008-8-8 11:31:24 | 显示全部楼层

1

回复支持反对

发表于 2009-2-19 13:35:08 | 显示全部楼层

33333333333333

回复支持反对

发表于 2009-2-19 13:50:30 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2009-4-19 20:06:03 | 显示全部楼层

很喜欢这个东西

回复支持反对

发表于 2009-4-20 15:07:39 | 显示全部楼层

thanks

回复支持反对

发表于 2009-5-20 22:47:08 | 显示全部楼层

垃圾，纯粹骗钱

纯粹骗钱的

回复支持反对

发表于 2009-5-27 14:33:49 | 显示全部楼层

101010

回复支持反对

发表于 2009-5-27 15:37:18 | 显示全部楼层

good stuff

回复支持反对

发表于 2009-6-11 18:07:23 | 显示全部楼层

DFFFFFFFFFFFFFFFFFFF

AAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAAA

回复支持反对

发表于 2009-7-15 15:14:46 | 显示全部楼层

kankan

回复支持反对

123 4 5 6 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 10:17 , Processed in 0.129707 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表