设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › VLSI设计

返回列表发新帖

查看: 2247|回复: 3

[资料] VLSI设计

发表于 2021-3-13 11:37:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

VLSI设计

数字VLSI芯片设计—使用Cadence和Synopsys_CAD工.pdf

17.76 MB, 下载次数: 24 , 下载积分: 资产 -1 信元, 下载支出 1 信元

978-7-111-46297-2.pdf

3.01 MB, 下载次数: 18 , 下载积分: 资产 -1 信元, 下载支出 1 信元

超大规模集成电路：从图分割到时序收敛

回复

发表于 2021-3-13 18:40:47 | 显示全部楼层

kankan

回复支持反对

发表于 2021-3-16 15:33:06 | 显示全部楼层

kankankankankankan

回复支持反对

发表于 2021-3-16 16:30:24 | 显示全部楼层

thanks

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 19:32 , Processed in 0.125508 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表