在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3848|回复: 2

[求助] TSMC 65nm里面的nch_25的速度限制

[复制链接]
发表于 2021-3-3 21:19:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
我看论文里面可以用65nm做到80Gb/s-PAM4 driver,电源电压为2.5V,但是文章里面没提到具体用什么管子,nch还是nch_25.
所以,我的问题是,用nch_25能做到这么高速的吗?用nch的话,那么多管子堆叠的话,1.5v的电源电压感觉不够用啊。。。

PAM4

PAM4
微信图片_20210303211850.png
发表于 2021-3-4 09:55:51 | 显示全部楼层
高速驱动的输出级追求的是速度,推测使用的是nch,而非高耐压的输出管nch_25(nch_25 ft比nch小)。文章里面说明了使用的VDD电压是2.5V,Vm电压略高于VDD/2。若Vm稳定,则可以把电流reuse的结构看成上下独立的两部分。另外,考虑到最终输出的单端摆幅只有1.45@50Gb/s,正常工作应该是没有问题的。
 楼主| 发表于 2021-3-4 15:54:01 | 显示全部楼层


   
165423 发表于 2021-3-4 09:55
高速驱动的输出级追求的是速度,推测使用的是nch,而非高耐压的输出管nch_25(nch_25 ft比nch小)。文章里 ...


先确定一下,意思是它可以在前面的VGA,VEQ使用nch_25,然后最后输出极再用nch管子来追求速度吗?我的问题是,这样的话速度瓶颈会不会卡在nch_25的电路上?另外混用nch_25和nch的管子有什么好处呢?

谢谢大牛的解答
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 00:30 , Processed in 0.092299 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表