StongArm Vs double tail

Marco12345

   

xart 发表于 2023-8-18 09:49
我现在的理解，主要还是应用场景的差异。serdes中的slicer面对的ctle出来的差分幅度已经比较大了，不需要再 ...

Slicer的输入信号幅度也不一定很大，因为CTLE一般来讲，在低频不会提供增益，主要对高频进行增益补偿。如果噪声比较大的话，眼图张开较小，会出现例如几毫伏的输入。在这几年的ISSCC Serdes板块中，这两种结构都有公司在用，所以很困惑。不过我了解到似乎ADC用double tail比较多，不知道是不是对kickback noise比较在意

nanke

   

Marco12345 发表于 2023-8-18 10:42
Double tail的输入输出隔离更强， kickback noise不应该更小吗？

我仿真出来差不多，甚至double tail kickback noise导致的比较误差更大。也有可能是我尺寸设计的原因，让两个比较器对比得不公平。但从理论分析应该也差不了太多，


kickback有两处，（1）时钟开启后尾管导通，导致输入管源端迅速下降;（2） 时钟开启后输入管漏端下降。

（1）对于strongarm和double tail两种比较器，输入管源端的下降都差不多，double tail的还要快一些。
（2）输入管漏端，也差不多
strongarm下降到中间某个电压，就会开始正反馈放大，比较器输入管漏端一个变1，一个变0、。
double tail则是两个都变为0.
但比较是发生在中间电平阶段，后边的阶段不用管，前面的阶段double tail和strongarm 差不多。

Marco12345

   

nanke 发表于 2023-8-18 14:05
我仿真出来差不多，甚至double tail kickback noise导致的比较误差更大。也有可能是我尺寸设计的原因，让 ...

不好意思，我没说清楚。我这边指的只是输出对输入的kickback。
当输出信号做判决，一边为1，一边为0的时候，这个波动会couple到信号输入端。这会导致输入端信号波动，从而影响下一次的判决。（假设输入信号给多个比较器共享，此时一个比较器判决完，另外一个比较器就很快开始工作，目前Serdes是存在这种情况的）

而你这边说的，时钟导致的kickback noise，double tail确实没有什么优势，之前也确实看到了这个影响。

黄焖鸡

基本上比较速度越快，功耗越低，回踢就会越大，比较精度就会差一点

GenesisIC

ADC中比较的是经过跟踪保持的静态的电压差，DFE中的采样是由比较器自身进行积分采样的。StrongARM的aperture比double　tail小，所以DFE用strongARM而ADC用double　tail