由带隙基准引申出来的一些问题求助

yezii

最近在做传统的一阶带隙基准电路，如图1所示。其输出大约为1.294V，ppm为4.667，环路增益八十多db，相位裕度大概六十多。其电源跟随曲线如图4所示。想问下这个曲线对吗?但是在单仿运放时，其相位裕度约为20。我有试过调节密勒电容，但是结果不大理想。因此想问一下除了调节密勒电容的值外，还有其他方法吗？我怀疑可能是运放的问题，但是具体怎么设计运放，不太清楚。因此想问一些最基础的问题，MOS管的uCox、lamda值怎么测的？看过很多文档，但还是不知道怎么测。还有像vgs-vth作横轴，Id作纵轴的话，应该怎样设置？

xuwenwei

一般都是看环路的响应，单个运放你有没有把负载带进去看即运放输出端的负载。启动的时候这样的曲线没什么问题吧。至于Mos管的参数，一般都是在model中，你仿真的时候可以直接print出来，你可以搜搜论坛举个例子，vth，用hspice 就是plot lv9(*)。 横坐标那个直接plot我不知道，不过可以sweep vgs，然后得到Id，Vth，再通过计算得到你所需要的曲线

yezii

   

xuwenwei 发表于 2021-2-24 10:06
一般都是看环路的响应，单个运放你有没有把负载带进去看即运放输出端的负载。启动的时候这样的曲线没什么问 ...

用spectre怎么看，大佬，能加个QQ细聊吗？QQ：1421103594

xuwenwei

   

yezii 发表于 2021-2-24 10:32
用spectre怎么看，大佬，能加个QQ细聊吗？QQ：1421103594

specture 里有plot 直接输出 mos 参数的功能的，论坛里都有，我这没specture所以没办法帮你尝试了，你自己尝试就知道了
http://bbs.eetop.cn/thread-840006-1-1.html

CWBBest

楼主的图都好清晰呀，赞一个。

运放放在电路中和单独仿真有差异应该就是像2楼老哥说的那样，没有把输出端负载电容加在testbench里面。
你可以使用SP仿真来获取目标节点的负载电容大小。

acging

运放的输出极点应该是次主极点，应当往高频推，可以试试减小输出级的L来减小输出阻抗。
bandgap的运放大多都是用一级的，比如5管或折叠，牺牲一点精度，但没有稳定性问题。

Robin_LBJ

不加负载电容看运放稳定性没有意义吧，主极点位置得确定

juliansky

仿真结果的差别主要还是由于在系统中和单独运放仿真条件不一样造成的：
1.如楼上所说，负载电容不一样，但是由于是miller补偿，实际上不挂负载电容应当对相位裕度更有利，所以我觉得不是主要原因；
2.你在单独仿真运放时输入端接的电压是2.5V，这个明显和在基准系统中的直流偏置点是不一样的，我觉得仿真差异主要来源于这点。

yezii

   

CWBBest 发表于 2021-2-24 14:56
楼主的图都好清晰呀，赞一个。

运放放在电路中和单独仿真有差异应该就是像2楼老哥说的那样，没有把输出端 ...

能问一下具体怎么操作吗？

struggleX

楼主，请问bandgap的PMOS电流镜对管的gm和BJT产生delta VBE压差的电阻分别是多少？