在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 4817|回复: 5

[求助] 关于带CLK复位的veriloga的比较器设计

[复制链接]
发表于 2021-2-1 18:44:10 | 显示全部楼层 |阅读模式
悬赏200资产已解决
veiloga 比较器不带CLK复位的已经实现,但带有CLK复位清零的有问题;
求大佬帮助
上升沿正常比较,下降沿清零
1612176116.jpg
发表于 2021-2-1 18:44:11 | 显示全部楼层
image.png
 楼主| 发表于 2021-2-1 18:45:27 | 显示全部楼层
要veriloga的代码,
置位的地方shi'xian
 楼主| 发表于 2021-2-3 11:51:36 | 显示全部楼层
发表于 2021-7-8 19:58:06 | 显示全部楼层
楼主有CLK不清零而是锁存的VerilogA模型吗
 楼主| 发表于 2021-7-8 21:09:57 | 显示全部楼层


   
VincentLsy 发表于 2021-7-8 19:58
楼主有CLK不清零而是锁存的VerilogA模型吗


把2楼的这段删掉就可以了
1625749716(1).jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 06:38 , Processed in 0.124057 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表