设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 轻松成为设计高手：VERILOG HDL实用精解

1 ... 3 4 5 6 789 10 11 12 / 12 页下一页

返回列表发新帖

楼主: wutianqiao1992

[原创] 轻松成为设计高手：VERILOG HDL实用精解

发表于 2022-9-23 15:24:29 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-10-3 14:17:13 | 显示全部楼层

看看牛不牛

回复支持反对

发表于 2022-10-3 15:07:37 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-10-3 22:47:45 | 显示全部楼层

好东西，谢谢分享

回复支持反对

发表于 2022-10-4 10:24:40 | 显示全部楼层

再看看下载下

回复支持反对

发表于 2022-10-4 11:03:58 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2022-10-5 10:42:21 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-10-6 10:36:46 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2022-11-28 23:26:01 | 显示全部楼层

谢谢楼主分享，纸质书买不到

回复支持反对

发表于 2022-11-29 10:29:29 | 显示全部楼层

下载看看

回复支持反对

1 ... 3 4 5 6 789 10 11 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:40 , Processed in 0.132249 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表