在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 空白MAX

[资料] Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog

[复制链接]
发表于 2024-2-18 15:39:56 | 显示全部楼层
kankan
发表于 2024-2-18 20:21:25 | 显示全部楼层
great
发表于 2024-2-18 20:32:20 | 显示全部楼层
感谢分享!
发表于 2024-2-20 18:41:23 | 显示全部楼层
好书,收藏了
发表于 2024-2-20 23:04:12 | 显示全部楼层
谢谢!正在学习VHDL
发表于 2024-2-21 16:12:00 | 显示全部楼层
感谢分享
发表于 2024-2-28 10:54:22 | 显示全部楼层
thanks for sharing
发表于 2024-3-1 03:16:46 | 显示全部楼层
lets see
发表于 2024-3-2 10:32:00 | 显示全部楼层
谢谢,收藏了
发表于 2024-3-4 20:40:26 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-12 13:22 , Processed in 0.122025 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表