在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 空白MAX

[资料] RTL Modeling with SystemVerilog for Simulation and Synthesis

[复制链接]
发表于 2020-12-12 20:36:53 | 显示全部楼层
kan kan
发表于 2020-12-13 11:08:45 | 显示全部楼层
感谢分享
发表于 2020-12-13 13:31:47 | 显示全部楼层
:lol:lol看不到呢
发表于 2020-12-13 18:01:23 | 显示全部楼层
学习一下,谢谢。
发表于 2020-12-13 20:24:45 | 显示全部楼层
thanks for you!
发表于 2020-12-14 10:53:07 | 显示全部楼层
谢谢楼主分享
发表于 2020-12-14 11:43:49 | 显示全部楼层
谢谢分享
发表于 2020-12-14 11:44:09 | 显示全部楼层
是书还是paper?
发表于 2020-12-14 13:40:34 | 显示全部楼层
看一下
发表于 2020-12-14 14:45:59 | 显示全部楼层
感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 18:28 , Processed in 0.025979 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表