设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Top-down digital design flow

12 / 2 页

返回列表发新帖

楼主: vivace

Top-down digital design flow

发表于 2009-2-27 10:33:56 | 显示全部楼层

thanks

回复支持反对

发表于 2009-10-13 15:54:10 | 显示全部楼层

好好，下下来仔细看。

回复支持反对

发表于 2009-12-1 22:01:19 | 显示全部楼层

thanks & great post!

回复支持反对

发表于 2009-12-20 21:43:29 | 显示全部楼层

谢谢了！！！

回复支持反对

发表于 2009-12-21 19:27:00 | 显示全部楼层

好东西
谢谢楼主

回复支持反对

发表于 2010-2-28 07:49:17 | 显示全部楼层

thanks!

回复支持反对

发表于 2010-2-28 16:08:06 | 显示全部楼层

thanks

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 12:05 , Processed in 0.084092 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表