设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › check_timing老问题：unconstrain

12 / 2 页

返回列表发新帖

楼主: w_HFUT

[求助] check_timing老问题：unconstrain

月落小青青

发表于 2022-7-13 16:54:52 | 显示全部楼层

l963458387 发表于 2021-2-3 18:09
我还发现另一种情况：
在综合后依然报unconstrain，并且report_timing看到寄存器是（rising edge-triggered ...

楼主，解决了没，我也遇到这个问题了

回复

发表于 2023-12-21 14:13:24 | 显示全部楼层

有没有大神知道怎么解

回复

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 01:55 , Processed in 0.112047 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表