PO dummy 问题

taocloud · 发表于 2020-3-29 14:10:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问 TSMC 65nm下，在mos 管两侧加 PO dummy 来提高matching，应该用PO 哪一层？
PO dummy 层好像还是会被lvs认出来，过补了lvs

光非 · 发表于 2020-3-30 09:30:03

加一个dummy管子不是更好，如果加poly难道不是要与管子的gate一样的poly。

taocloud · 发表于 2020-3-30 15:14:11

我看40nm 的RF MOS 可以选择自动产生 dummy，layout 用的是 PO dm1 层来做dummy gate（左右各两个），而PO dummy 层是用来最后为了chip PO density 用的。
65nm 没有这个dm1. 如果自己在OD上加不管是 PO dummy 还是 PO drawing 都会被LVS 认出来，认为多了一个MOS管。
估计只能用加一个dummy MOS 管来解决。

不吃鱼的猫 · 发表于 2020-3-30 16:40:20

taocloud 发表于 2020-3-30 15:14
我看40nm 的RF MOS 可以选择自动产生 dummy，layout 用的是 PO dm1 层来做dummy gate（左右各两个），而PO ...

只加PO dummy怎么会识别成管子，你不要加OD上啊

taocloud · 发表于 2020-3-30 17:09:10

不吃鱼的猫发表于 2020-3-30 16:40
只加PO dummy怎么会识别成管子，你不要加OD上啊

为了考虑到LOD 作用，OD 要放的长一点额，PO要保持同样的间距，没办法啊

账号		自动登录	找回密码
密码			注册

[求助] PO dummy 问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。