设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog数字系统设计教程-夏宇闻-第三版
1 ...45678910111213... 14下一页
返回列表 发新帖
楼主: vividdream

[资料] Verilog数字系统设计教程-夏宇闻-第三版

[复制链接]
lay_
发表于 2022-5-20 14:15:50 | 显示全部楼层
看看看看
回复 支持 反对

举报

xwa
发表于 2022-5-20 17:44:54 | 显示全部楼层
不错的资料，学习一下
回复 支持 反对

举报

iiiooo
发表于 2022-5-20 21:52:20 | 显示全部楼层
Verilog数字系统设计教程(第3版).part1.rar
回复 支持 反对

举报

iiiooo
发表于 2022-5-20 21:53:05 | 显示全部楼层
:):):):)
回复 支持 反对

举报

zhenli888
发表于 2022-5-24 22:42:16 | 显示全部楼层
进来学习一下
回复 支持 反对

举报

lnbpzzx
发表于 2022-5-26 16:13:35 | 显示全部楼层
感谢分享
回复 支持 反对

举报

lnbpzzx
发表于 2022-5-26 16:14:38 | 显示全部楼层
感谢分享
回复 支持 反对

举报

lnbpzzx
发表于 2022-5-26 16:15:24 | 显示全部楼层
感谢分享
回复 支持 反对

举报

Ali0617
发表于 2022-6-6 15:15:53 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

only_sale
发表于 2022-6-9 09:54:17 | 显示全部楼层
资料很好，谢谢了
回复 支持 反对

举报

下一页 »
1 ...45678910111213... 14下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 12:01 , Processed in 0.139224 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表