设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...
1 ...101112131415161718... 20下一页
返回列表 发新帖
楼主: liuchao_L

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南

[复制链接]
发表于 2022-6-22 14:08:10 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

wjq1999
发表于 2022-6-24 12:44:14 | 显示全部楼层
下载学习
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

dannymu
发表于 2022-6-25 15:09:56 | 显示全部楼层
谢谢
回复 支持 反对

使用道具 举报

dannymu
发表于 2022-7-1 09:46:05 | 显示全部楼层
谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-7-1 22:34:38 | 显示全部楼层
学习
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-7-24 22:41:52 | 显示全部楼层
:lol:lol:lol
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2022-7-26 11:46:07 | 显示全部楼层

good book.
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-8-15 22:45:27 | 显示全部楼层
#在这里快速回复#Constraining designs for synthesis and timing analysis
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

MARKcz
发表于 2022-8-16 08:48:08 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2022-8-16 09:10:40 | 显示全部楼层
这个很好啊，感谢
回复 支持 反对

使用道具 举报

下一页 »
1 ...101112131415161718... 20下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-2 09:42 , Processed in 0.163800 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表