[东部工艺DBH]关于大面积电阻问题。

熊韵

你这样每排都插不可以的，你得分成几个阵列加，然后在每个阵列周围围一圈dummy，这样每排都加，你每排的上下都需要加dummy电阻

林静树

这个问题我用东部的工艺流片也遇到了，当时选择了忽略，芯片流出来后整版都失效了，功能正常，存在大电流

note30933

DIFF density过低会有CMP过磨风险

ncash0933

学习了

yguvyg

其实不一定非要guardring ,用diff的dummy layer 也可以满足density要求,tsmc是OD dummy ，smic是AA dummy

bubushenghua

   

jessefrank 发表于 2022-9-21 16:41
在其他工艺中出现因为DIFF 密度不够   可能导致CMP工艺中无法很好平坦化的风险  ...

我之前看西门子的视频：这样解释的。密度差异大的区域，抛光的平整性会比较差。所以说会有在每步长之间，密度的检查。

拉里kiki

   

林静树 发表于 2024-7-11 09:35
这个问题我用东部的工艺流片也遇到了，当时选择了忽略，芯片流出来后整版都失效了，功能正常，存在大电流 ...

忽略了这个错误后，附近其他器件有问题，还是这片电阻有问题？

林静树

失效分析一直没任何结果，我也分析不出来

Tdc0001

STI区域太大了会让STI后的那道CMP磨出大凹坑，到时候长poly的时候这个凹坑位置会比其他地方更厚，容易出现poly残留

bubushenghua

   

bubushenghua 发表于 2024-7-11 15:38
我之前看西门子的视频：这样解释的。密度差异大的区域，抛光的平整性会比较差。所以说会有在每步长之间， ...

关于DIFF的密度问题。电路设计工程师为考虑面积因素。（版图要修改这个错误，就扩大了面积）忽略了这个局部密度检查：在150x150的窗口内，步长75，DIFF密度最大80%。原因是R rule。目的是确保制程有better performance。用户可以根据自己的判断来waive violations。