设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 频综PLL为什么用参考时钟倍频器而不直接提高参考时钟的 ...
12
返回列表 发新帖
楼主: vszombie

[求助] 频综PLL为什么用参考时钟倍频器而不直接提高参考时钟的频率

[复制链接]
发表于 2024-4-1 10:18:52 | 显示全部楼层


   
血荐轩辕HIT 发表于 2019-12-15 20:14
在不计成本以及晶振性能相当的情况下，参考频率越大，N越小，这样带内噪声变好；同时带宽的设计有了更大 ...


请问较高频率的晶振在输入PLL时需要做哪些接收电路呢？是比较器+电平转换电路吗？
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 19:32 , Processed in 0.092336 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表