在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1830|回复: 4

[求助] XHDL如何转换多个VHDL到Verilog

[复制链接]
发表于 2019-12-12 16:51:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
设计比较大,包含很多VHDL,有没有可能一起用XHDL转换呢,单个文件转换有的会失败,明明没有语法错误但是会提示error
发表于 2019-12-12 19:09:41 | 显示全部楼层
转的效果差,还不如不转。。。
发表于 2019-12-13 12:38:24 | 显示全部楼层
othanks
发表于 2020-9-3 20:24:53 | 显示全部楼层
good XHDL如何转换多个VHDL到Verilog
发表于 2020-9-3 20:26:26 | 显示全部楼层
good very good
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 15:46 , Processed in 0.139223 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表