设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › hspice仿真veriloga模式闪退

返回列表发新帖

查看: 2687|回复: 2

[求助] hspice仿真veriloga模式闪退

发表于 2019-11-27 10:38:37 | 显示全部楼层 |阅读模式

悬赏5资产未解决

用veiloga写了个TDC的模型仿真没报错一直闪退不知道什么情况求解答

捕获.PNG

捕获1.PNG

回复

发表于 2019-12-3 10:00:54 | 显示全部楼层

有Hspice的安装包吗？

回复

楼主| 发表于 2019-12-3 10:37:06 | 显示全部楼层

sly1993 发表于 2019-12-3 10:00
有Hspice的安装包吗？

2016

回复

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 04:53 , Processed in 0.131597 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表