多种工作模式的芯片，如何时序约束与综合？

13129969857 · 发表于 2019-11-25 11:20:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

   芯片有三种工作模式，通过两个端口的电平去设置。功能模式下时钟较高，在调试模式和扫描模式下，时钟是工作模式的十分之一。
   目前是通过set_case_analysis 设置芯片在工作模式，以工作模式的时钟进行综合，但是扫描模式和调试模式的时序路径和工作模式是不一样的。导致综合满足的时序只会满足工作模式的时序路径，而对调试模式和扫描模式的时序路径没有进行约束和检查。未约束的调试模式和扫描模式因为时钟频率较低setup容易满足，但是就怕hold会存在违例。
   请问有什么方法能够让DC约束所有的工作模式然后综合？

y23angchen · 发表于 2019-11-25 11:32:52

我也对这个问题蛮好奇，是不是case analysys 设为 function mode 跑一边，然后设成 test mode/scan mode 再跑一遍？

icemind · 发表于 2019-11-25 11:53:08

路径不一样用set_case_analysis。路径一样频率不一样用最快频率约束。
hold在版图阶段保证，dc阶段要满足setup。

puxiancheng · 发表于 2019-11-25 13:42:01

学习一下。不同模式下的时序约束

13129969857 · 发表于 2019-11-25 14:37:30

y23angchen 发表于 2019-11-25 11:32
我也对这个问题蛮好奇，是不是case analysys 设为 function mode 跑一边，然后设成 test mode/scan mode ...

这样应该不行，DC一次编译只用到了一种约束。后面的编译为了满足时序要求又打乱了原来的时序通过的综合结果。

13129969857 · 发表于 2019-11-25 14:47:16

icemind 发表于 2019-11-25 11:53
路径不一样用set_case_analysis。路径一样频率不一样用最快频率约束。
hold在版图阶段保证，dc阶段要满足se ...

存在多个不一样的路径，set_case_analysis后再编译保证setup?

dcircuit · 发表于 2019-11-25 23:07:19

xuexi yi xia

jake · 发表于 2019-11-27 10:03:57

Genus 支持 MMMC (multi mode multi corner). Synopsys Designer Compiler 换了个叫法， MCMM, 本质是一样的。

chuanzhao · 发表于 2020-11-4 16:42:32

icemind 发表于 2019-11-25 11:53
路径不一样用set_case_analysis。路径一样频率不一样用最快频率约束。
hold在版图阶段保证，dc阶段要满足se ...

请问会存在两个mode下面路径一样的path吗

账号		自动登录	找回密码
密码			注册

[求助] 多种工作模式的芯片，如何时序约束与综合？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块