设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › xilinx FPGA的时序分析指南+复旦大学ASIC设计讲义 ...

1 2 3 4 567 8 / 8 页下一页

返回列表发新帖

楼主: lengyc

xilinx FPGA的时序分析指南+复旦大学ASIC设计讲义

发表于 2010-11-26 21:52:11 | 显示全部楼层

看看！

回复支持反对

发表于 2010-11-30 01:53:48 | 显示全部楼层

谢谢楼主！Ding+++++++++++++++++

回复支持反对

发表于 2010-12-5 16:06:32 | 显示全部楼层

好人啊好啊啊啊

回复支持反对

发表于 2010-12-16 20:35:43 | 显示全部楼层

不错，下载看看

回复支持反对

发表于 2010-12-16 20:51:33 | 显示全部楼层

好东东，一定顶你～

回复支持反对

发表于 2010-12-16 21:32:57 | 显示全部楼层

下载看看

回复支持反对

发表于 2010-12-18 20:05:37 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2010-12-18 20:27:51 | 显示全部楼层

谢谢呵

回复支持反对

发表于 2011-3-16 12:40:35 | 显示全部楼层

good reference for timing analysis

回复支持反对

发表于 2011-4-25 23:39:23 | 显示全部楼层

学习一下，资料不错啊

回复支持反对

1 2 3 4 567 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 15:31 , Processed in 0.110840 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表