请问有没有调过synopsys出的ip核 DW_APB_i2c的 大神呀

kejiazhu

这个是open drain的多驱动问题。其实不要从代码角度理解，从电路角度理解，两个三态pad应该怎么接，画出电路图人，然后verilog直接连接就行。纯代码角度理解非常confuse，很容易搞错。

kuaixuebao

   

dragontail 发表于 2019-10-16 09:44
是的，必须外接slave，接口上拉master才能工作起来，下面有例子参考
  wire SCL;
  wire SDA;

老哥，你是懂得，这pad连接，我弄了一个礼拜，就是不对，最后才知道少了pullup，我知道要接上拉电阻，但是不知道在哪接