设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《Verilog HDL高级数字设计》（第二版）源码分享 ...

123 4 / 4 页下一页

返回列表发新帖

楼主: tangrx

[资料] 《Verilog HDL高级数字设计》（第二版）源码分享

发表于 2020-7-30 19:07:20 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-7-30 20:47:01 | 显示全部楼层

good ,thx

回复支持反对

发表于 2020-9-15 19:47:48 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-9-28 18:34:45 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-9-28 19:29:04 | 显示全部楼层

感谢分享！

回复支持反对

萝卜炖猪蹄儿

发表于 2021-8-9 10:47:24 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2021-11-8 14:14:06 | 显示全部楼层

顶顶顶~最近正在学这个

回复支持反对

发表于 2021-11-8 17:32:41 | 显示全部楼层

这是什么

回复支持反对

发表于 2021-11-8 18:48:08 | 显示全部楼层

thanks

回复支持反对

发表于 2021-12-15 16:25:29 | 显示全部楼层

感谢分享

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 13:13 , Processed in 0.126868 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表