设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › systemverilog 实例

返回列表发新帖

查看: 2068|回复: 4

[原创] systemverilog 实例

发表于 2019-8-12 01:30:25 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在网上下了写入门的实例供大家参考

SystemVerilogReferenceexample.zip

38.21 KB, 下载次数: 49 , 下载积分: 资产 -2 信元, 下载支出 2 信元

code

回复

发表于 2019-8-13 05:21:40 | 显示全部楼层

thank you for this resource

回复支持反对

发表于 2019-8-25 01:35:51 | 显示全部楼层

Thank you for this resource

回复支持反对

发表于 2021-7-30 16:10:53 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-8-5 09:00:31 | 显示全部楼层

谢谢分享

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 06:53 , Processed in 0.143226 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表