在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2343|回复: 1

[求助] DAC电容(PIP电容)阵列前仿与后仿差距大,求教

[复制链接]
发表于 2019-8-3 11:19:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本人在做SAR ADC,整体电路前仿结果正常,但是把DAC电容阵列版图在抽取寄生参数,选择NO RC,在整体电路中后仿时,DAC电路仍然不能实现逐次逼近,即不能正常工作。schematic和calibre的网表对比如下:

calibre PEX_NO RC网表

calibre PEX_NO RC网表

Schematic网表

Schematic网表

这种情况是因为model文件,还是什么其他原因?请各位大神指导一下。(网表太长,截图为部分网表)
发表于 2019-8-6 18:16:59 | 显示全部楼层
先前碰过一个 pip CDAC
hspice 因为一些 vref给固定电压 , 可能DC解错
  后把 hspice DACinput信号 ramp or pwl 信号就可以 .

不过你的 PIP   hspicemodel ?  还是 verilogAmodel ?
  



回复 支持 反对

举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐

奖励300信元 | 下载SoC设计技术(视频+PDF资料)
奖励300信元 | 下载SoC设计技术(视频+PDF资料)
元 | 下载SoC设计技术(视频+PDF资料) 奖励300信元

查看 »

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-25 00:28 , Processed in 0.098728 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表