设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了 ...
12
返回列表 发新帖
楼主: east1203

[求助] DC逻辑综合时候怎么保留hierarchy，不让工具给flatten了

[复制链接]
HerrXie
发表于 2024-2-23 16:19:12 | 显示全部楼层
棒
回复 支持 反对

举报

SYSCLK_ERIC
发表于 2024-12-19 17:33:46 | 显示全部楼层
set_ungroup [get_designs *] false
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:29 , Processed in 0.097955 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表