设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › v2lvs把verilog转化为spice网表，option选项设置 ...

返回列表发新帖

查看: 2021|回复: 1

[求助] v2lvs把verilog转化为spice网表，option选项设置

发表于 2019-4-30 14:04:34 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

v2lvs -v xxx.v -o xxx.cdl -l std.v
这个std.v 如果用到了俩个基本库，我的命令行该怎么写？
先行谢谢了！！！

回复

发表于 2019-4-30 14:28:56 | 显示全部楼层

后边还是继续 -l XX.v

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:51 , Processed in 0.120728 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表