如何设计一个电压减法电路？

kobespirit

如题，模电书学过带电阻的电压相减的电路，我认为最大的问题就是电阻在片内做的话，会出现很大的设计偏差，如30%误差，所以不能使用电阻设计减法电路，那么如何实现呢？找了很多资料都没有合适的，如果有参考文献，那就太棒了。
我想实现的，是放大器输入端两个电压相减，如+端900mV，-端200mV，输出700m，或者输出加在一个偏置上面，如400mV固定偏置，也就是输出700m+400m=1.1V。

另外一只有一个疑问，我们一般看到的文献里面，带隙电路的设计也是有用到电阻的，就不怕电阻设计存在偏差导致电路错误吗？

谢谢！

zealotyao

电阻绝对误差大，相对误差可以做到1%以内，design的时候是两个电阻比值，误差不大

leehying

带隙电压 VBG = vbe + R2 * delta_vbe/R1

从公式就可以发现，电阻的偏差 同时发生在了分子和分母上，可以抵消。

而同一颗芯片上的电阻 始终是 同步偏差的。


------------------------------------------------------
嘉兴飞童电子科技有限公司
诚聘 集成电路设计工程师 实习、应届优先
联系：fc＠flychild.com.cn 或Q_4628_6882

kobespirit

   

leehying 发表于 2019-4-26 14:31
带隙电压 VBG = vbe + R2 * delta_vbe/R1

从公式就可以发现，电阻的偏差 同时发生在了分子和分母上，可以 ...

非常感谢您的回答！

kobespirit

   

zealotyao 发表于 2019-4-26 11:00
电阻绝对误差大，相对误差可以做到1%以内，design的时候是两个电阻比值，误差不大 ...

非常感谢！

chenximing

   

leehying 发表于 2019-4-26 14:31
带隙电压 VBG = vbe + R2 * delta_vbe/R1

从公式就可以发现，电阻的偏差 同时发生在了分子和分母上，可以 ...

嘉兴竟然有fabless设计公司。