设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FromVerilogtoSystemVerilog
12
返回列表 发新帖
楼主: vantan2710

[资料] FromVerilogtoSystemVerilog

[复制链接]
jackhb007
发表于 2019-5-14 09:09:00 | 显示全部楼层
有时间看看
回复 支持 反对

举报

puxiancheng
发表于 2019-5-25 08:28:36 | 显示全部楼层
不知道讲什么，看一下
回复 支持 反对

举报

ls871125
发表于 2019-5-31 05:17:23 | 显示全部楼层
si hu hai bu cuo, xia lai kan kan
回复 支持 反对

举报

jxli99
发表于 2019-7-10 16:35:24 | 显示全部楼层
滥竽充数，欺骗群众，这种行为要不得！
回复 支持 反对

举报

cwbcylcxy
发表于 2019-8-1 11:00:57 | 显示全部楼层
谢谢分享，thanks
回复 支持 反对

举报

dubu113
发表于 2019-12-7 23:48:11 | 显示全部楼层
interesting!!!
回复 支持 反对

举报

mafei118121
发表于 2019-12-12 12:57:37 | 显示全部楼层
感谢分享
回复 支持 反对

举报

totuwei
发表于 2019-12-13 09:08:32 | 显示全部楼层
It's noly one thesis.
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 10:20 , Processed in 0.142029 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表