设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › PLL 各模块相位噪声仿真设置

1 234 5 / 5 页下一页

返回列表发新帖

楼主: qingyinnj

[资料] PLL 各模块相位噪声仿真设置

发表于 2022-4-13 20:57:11 | 显示全部楼层

这个将材料不错，就是年代有些久远，可以参考，比如提到仿真要带上负载管

回复支持反对

发表于 2022-4-13 21:25:56 | 显示全部楼层

看看

回复支持反对

发表于 2022-4-23 17:33:47 | 显示全部楼层

xuexixuexi

回复支持反对

发表于 2022-4-24 04:28:36 | 显示全部楼层

Thanks!!!

回复支持反对

发表于 2022-4-24 07:02:50 | 显示全部楼层

Thanks so much

回复支持反对

发表于 2022-4-28 16:39:46 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-5-4 17:09:03 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-5-7 17:02:14 | 显示全部楼层

看看

回复支持反对

发表于 2022-9-29 20:17:16 | 显示全部楼层

看看

回复支持反对

发表于 2022-10-3 22:36:49 | 显示全部楼层

多谢分享

回复支持反对

1 234 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-15 15:15 , Processed in 0.117921 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表