设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout资料区 › Direct Transistor-Level Layout for Digital Blocks
12
返回列表 发新帖
楼主: 不懂也不问

[资料] Direct Transistor-Level Layout for Digital Blocks

[复制链接]
gyong22
发表于 2019-7-12 13:29:46 | 显示全部楼层
looks good. thanks
回复 支持 反对

举报

knlam1001
发表于 2019-8-20 14:56:36 | 显示全部楼层
Thanks much
回复 支持 反对

举报

zheshiwo
发表于 2020-7-17 20:02:58 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

gubels
发表于 2020-8-21 22:15:33 | 显示全部楼层
tnx for sharing
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 13:04 , Processed in 0.110220 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表