设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › SOC设计论坛 › SOC资料区 › Verilog重点解析（自己总结，5000字）

12 3 4 5 6 / 6 页下一页

返回列表发新帖

查看: 9991|回复: 53

[资料] Verilog重点解析（自己总结，5000字）

发表于 2019-2-28 21:34:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

verilog重点解析.pdf (1.26 MB , 下载次数: 413 )

回复

发表于 2019-3-1 09:07:06 | 显示全部楼层

看看怎么样

回复支持反对

发表于 2019-3-1 21:07:50 | 显示全部楼层

感謝分享

回复支持反对

发表于 2019-3-7 16:27:43 | 显示全部楼层

thank you for your share

回复支持反对

发表于 2019-3-7 22:08:43 | 显示全部楼层

感谢分享

回复支持反对

发表于 2019-3-8 17:55:46 | 显示全部楼层

fg dbhd bhdf dfg

回复支持反对

发表于 2019-3-8 18:59:13 | 显示全部楼层

dingexian

回复支持反对

发表于 2019-3-13 15:51:17 | 显示全部楼层

感谢分享

回复支持反对

发表于 2019-3-16 17:00:31 | 显示全部楼层

谢谢，学习了

回复支持反对

发表于 2019-5-12 09:34:37 | 显示全部楼层

多谢分享

回复支持反对

12 3 4 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 16:19 , Processed in 0.103528 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表