设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › RISC-V 专区 › 大家谢RISC-V的RTL是直接用sverilog还是用Chisel？ ...
12
返回列表 发新帖
楼主: sinbad

[求助] 大家谢RISC-V的RTL是直接用sverilog还是用Chisel？

[复制链接]
huatiantian
发表于 2020-5-24 12:58:28 | 显示全部楼层
各种语言都得学
回复 支持 反对

举报

omnik
发表于 2020-6-11 22:14:46 | 显示全部楼层
col_cnt
回复 支持 反对

举报

huangkai
发表于 2021-6-16 17:29:29 | 显示全部楼层
chisel还不会，正在学习
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 21:19 , Processed in 0.101572 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表