设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA高级时序约束

123 / 3 页下一页

返回列表发新帖

楼主: wangheping123

[资料] FPGA高级时序约束

发表于 2020-7-17 15:02:01 | 显示全部楼层

感谢分享，学习学习！

回复支持反对

发表于 2020-7-17 16:44:15 | 显示全部楼层

thanks

回复支持反对

发表于 2020-7-21 21:02:39 | 显示全部楼层

支持楼主，专门针对fpga厂商的静态时序分析更有针对性

回复支持反对

发表于 2020-7-21 21:53:07 | 显示全部楼层

下载下来看看，正需要，谢谢分享。

回复支持反对

发表于 2020-8-4 14:04:36 | 显示全部楼层

duo xie ok

回复支持反对

发表于 2020-8-4 14:20:43 | 显示全部楼层

谢谢分享~

回复支持反对

发表于 2020-8-14 12:00:36 | 显示全部楼层

非常有用

回复支持反对

发表于 2020-8-14 12:05:57 | 显示全部楼层

学习一下

回复支持反对

发表于 2020-8-18 22:42:25 | 显示全部楼层

谢谢了！

回复支持反对

发表于 2020-8-20 14:46:04 | 显示全部楼层

打雷啦下雨啦收衣服啦

回复支持反对

123 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:46 , Processed in 0.108789 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表