设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › uart2bus_testbench

返回列表发新帖

查看: 3422|回复: 6

[资料] uart2bus_testbench

发表于 2019-1-10 10:38:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

uart2bus_testbench

uart2bus_testbench.rar

939.8 KB, 下载次数: 90 , 下载积分: 资产 -1 信元, 下载支出 1 信元

uart2bus_testbench

回复

发表于 2019-1-10 20:10:49 | 显示全部楼层

thanks

回复支持反对

发表于 2019-1-10 21:59:36 | 显示全部楼层

多谢分享

回复支持反对

发表于 2019-1-12 13:40:15 | 显示全部楼层

thank for share

回复支持反对

发表于 2020-7-26 10:41:15 | 显示全部楼层

前辈，UVM平台中怎么没看到reference model模块，还是平台中某个部分已经实现了reference model功能

回复支持反对

发表于 2020-7-28 17:52:14 | 显示全部楼层

good one useful for learning

回复支持反对

发表于 2020-11-13 15:08:52 | 显示全部楼层

谢谢楼主分享

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:10 , Processed in 0.132205 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表