|
发表于 2020-3-13 01:14:11
|
显示全部楼层
再小的block,你interface的同步异步总要看吧,时钟约束总要研究吧。数据怎么进出的timing graph的spec总要看下吧。
做tree的spec你总要研究下,多试几种方法吧。svt/hvt, bufer inverter, 4/6/8/12几种驱动组合,总归要试试看,这些组合是挑block和shape的、
跑pr的时候,哪个阶段开svt,哪个阶段开lvt,都要试试看。
如果有clock gating或者scan mux,还要把这些挑出来,尽量距离源时钟近些,节省功耗。还要设region,做点soft fixed的动作。
上面这些个工作,一天就做完了? 连讨论时间都不够。
如果上面这些工作不做,就闭着眼睛直接丢flow,那我觉得不要说5k,1k都多了。
|
|