在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1924|回复: 0

[原创] NMOS级连仿真问题

[复制链接]
发表于 2018-12-19 13:38:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 IR888 于 2018-12-19 13:40 编辑

使用cadence IC ADE 运行附图所示的电路三个NMOS使用的相同的管子,使用的模型是厂端提供的PDK,理论上输出应该是VDD-VTH, 但是现在运行仿真结果看三个NMOS都没有打开。 请问是不是VSB的原因?如何解决这个问题,是否可以使用PMOS来取代NMOS


谢谢回答。 无标题.png

output.bmp
sch.png
sch1.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-6 16:47 , Processed in 0.049551 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表