设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 57 58 59 606162 63 64 65 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2020-3-20 16:15:06 | 显示全部楼层

KANKAN，学习

回复支持反对

发表于 2020-3-20 18:48:22 | 显示全部楼层

谢谢！

回复支持反对

发表于 2020-3-20 23:46:23 | 显示全部楼层

感謝無私分享

回复支持反对

发表于 2020-3-21 00:36:04 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-3-21 18:37:12 | 显示全部楼层

Thanks a lot!

回复支持反对

发表于 2020-3-21 18:46:39 | 显示全部楼层

very good material thanks for sharing

回复支持反对

发表于 2020-3-22 14:59:58 | 显示全部楼层

回复

回复支持反对

发表于 2020-3-22 15:02:09 | 显示全部楼层

看看

回复支持反对

发表于 2020-3-22 17:43:51 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-3-22 18:22:12 | 显示全部楼层

thanks

回复支持反对

1 ... 57 58 59 606162 63 64 65 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-4 04:17 , Processed in 0.131106 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表