设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 52 53 54 555657 58 59 60 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2019-12-16 16:08:04 | 显示全部楼层

好好学习一下

回复支持反对

发表于 2019-12-16 21:44:37 | 显示全部楼层

感谢分享！！！

回复支持反对

发表于 2019-12-18 20:55:27 | 显示全部楼层

学习一下

回复支持反对

发表于 2019-12-21 00:40:58 | 显示全部楼层

謝謝無私分享。

回复支持反对

发表于 2019-12-21 07:50:19 | 显示全部楼层

learn to learn, great god

回复支持反对

发表于 2019-12-21 16:27:22 | 显示全部楼层

感谢分享

回复支持反对

发表于 2019-12-23 12:58:40 | 显示全部楼层

kankan

回复支持反对

发表于 2019-12-23 13:35:35 | 显示全部楼层

看看，学习

回复支持反对

发表于 2019-12-24 10:42:59 | 显示全部楼层

thanks

回复支持反对

发表于 2019-12-24 16:15:47 | 显示全部楼层

谢谢楼主的分享

回复支持反对

1 ... 52 53 54 555657 58 59 60 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-4 01:38 , Processed in 0.154449 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表