设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 39 40 41 424344 45 46 47 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2019-8-19 23:18:30 | 显示全部楼层

感谢分享

回复支持反对

发表于 2019-8-23 20:24:20 | 显示全部楼层

下载来看看

回复支持反对

发表于 2019-8-23 20:46:35 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2019-8-23 23:54:33 | 显示全部楼层

学习下，谢谢

回复支持反对

发表于 2019-8-24 14:09:11 | 显示全部楼层

特来看看，之前在ubuntu上装的很费劲

回复支持反对

发表于 2019-8-24 14:17:02 | 显示全部楼层

many thanks

回复支持反对

发表于 2019-8-24 17:25:22 | 显示全部楼层

good

回复支持反对

发表于 2019-8-25 01:30:02 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2019-8-25 08:04:24 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2019-8-27 14:15:50 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 39 40 41 424344 45 46 47 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-2 03:12 , Processed in 0.092354 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表