设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 22 23 24 252627 28 29 30 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2019-4-21 11:13:08 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2019-4-22 11:28:52 | 显示全部楼层

:victory::victory:

回复支持反对

发表于 2019-4-22 14:38:09 | 显示全部楼层

学习一下。。。。。。。

回复支持反对

发表于 2019-4-23 16:08:46 | 显示全部楼层

yes 先看看这个文档怎么样

回复支持反对

发表于 2019-4-24 09:33:54 | 显示全部楼层

kanyikan

回复支持反对

发表于 2019-4-24 21:47:55 | 显示全部楼层

谢谢分享嗷嗷楼主~~~！！！

回复支持反对

发表于 2019-4-24 22:26:10 | 显示全部楼层

kankan

回复支持反对

发表于 2019-4-25 16:08:01 | 显示全部楼层

谢谢分享.....

回复支持反对

发表于 2019-4-25 19:03:27 | 显示全部楼层

学习学习

回复支持反对

发表于 2019-4-25 21:27:01 | 显示全部楼层

看一看~~

回复支持反对

1 ... 22 23 24 252627 28 29 30 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-21 04:25 , Processed in 0.048989 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表