设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 180 181 182 183 184185186 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2024-11-19 18:20:51 | 显示全部楼层

thanks

回复支持反对

发表于 2024-11-20 09:28:13 | 显示全部楼层

来学习

回复支持反对

发表于 2024-11-20 14:19:49 | 显示全部楼层

学习一下，谢谢

回复支持反对

发表于 2024-11-20 15:04:14 | 显示全部楼层

kankan

回复支持反对

发表于 2024-11-20 15:06:57 | 显示全部楼层

thanks

回复支持反对

小光头请多指教

发表于 2024-11-21 10:40:57 | 显示全部楼层

thank

回复支持反对

发表于 2024-11-21 13:42:17 | 显示全部楼层

i need to study

回复支持反对

发表于 2024-11-22 14:06:27 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2024-12-26 17:40:58 | 显示全部楼层

不错，谢谢分享

回复支持反对

发表于 2024-12-27 11:16:20 | 显示全部楼层

thks 。。

回复支持反对

1 ... 180 181 182 183 184185186 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 03:08 , Processed in 0.141211 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表