设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 175 176 177 178179180 181 182 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2024-5-30 09:04:54 | 显示全部楼层

感谢

回复支持反对

发表于 2024-5-30 23:03:26 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-5-30 23:16:29 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-6-26 17:10:01 | 显示全部楼层

学习学习

回复支持反对

发表于 2024-7-3 20:57:37 | 显示全部楼层

顶一个

回复支持反对

发表于 2024-7-4 01:48:58 | 显示全部楼层

好好学习，感谢分享

回复支持反对

发表于 2024-7-5 01:07:47 | 显示全部楼层

看看，学习一下

回复支持反对

发表于 2024-7-5 12:11:24 | 显示全部楼层

:victory::victory::victory::victory::victory:

回复支持反对

发表于 2024-7-5 14:34:07 | 显示全部楼层

thanks

回复支持反对

发表于 2024-7-8 10:51:53 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 175 176 177 178179180 181 182 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-23 01:34 , Processed in 0.114052 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表