设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 136 137 138 139140141 142 143 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2022-10-9 11:09:40 | 显示全部楼层

kankan

回复支持反对

发表于 2022-10-10 10:13:27 | 显示全部楼层

支持

回复支持反对

发表于 2022-10-10 10:47:20 | 显示全部楼层

kankankankanakan

回复支持反对

发表于 2022-10-10 11:15:10 | 显示全部楼层

11111

回复支持反对

发表于 2022-10-10 13:16:06 | 显示全部楼层

一起学习

回复支持反对

发表于 2022-10-10 13:36:51 | 显示全部楼层

感谢

回复支持反对

发表于 2022-10-10 13:47:02 | 显示全部楼层

kankan

回复支持反对

发表于 2022-10-10 16:08:54 | 显示全部楼层

看一眼啥情况，也感谢分享

回复支持反对

发表于 2022-10-12 13:59:28 | 显示全部楼层

学习下

回复支持反对

发表于 2022-10-12 14:18:22 | 显示全部楼层

牛aaaa

回复支持反对

1 ... 136 137 138 139140141 142 143 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-8 10:39 , Processed in 0.135737 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表