设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 在cts阶段减小clock delay（clock tree）

12 / 2 页

返回列表发新帖

楼主: 糖糖123

[原创] 在cts阶段减小clock delay（clock tree）

楼主| 发表于 2018-11-1 14:48:25 | 显示全部楼层

回复 10# znn04006518

谢谢，但之前有试过，没多大作用

回复

发表于 2018-11-8 16:35:20 | 显示全部楼层

关于时钟树质量 clock skew clock latency问题，有人在这里解答过了，可以参考下。

http://www.52-ic.com/?p=1109

回复

发表于 2018-11-13 10:45:34 | 显示全部楼层

谢谢分享

回复

发表于 2020-8-8 22:35:50 | 显示全部楼层

谢谢指导

回复

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 00:06 , Processed in 0.063835 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表