设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教.f文件

返回列表发新帖

查看: 2828|回复: 1

请教.f文件

发表于 2007-11-6 22:46:50 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

请问，在modelsim仿真过程中，编译verilog时编写.f文件是怎么回事啊？
如何编写.f文件啊！
我是新手，敬请指点啊！各位大侠~~~~

相关帖子

回复

发表于 2007-11-16 22:54:10 | 显示全部楼层

就是把要编译的文件的路径保存在在.f文件里边，编译的时候用-f参数调出来编译

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 02:00 , Processed in 0.083186 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表