设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 如何保证RTL设计与综合后网表的一致性
1234
返回列表 发新帖
楼主: leoyao

如何保证RTL设计与综合后网表的一致性

[复制链接]
发表于 2016-8-5 11:22:02 | 显示全部楼层
take a look, thx for sharing!
回复 支持 反对

使用道具 举报

zhangjr
发表于 2016-8-5 13:42:21 | 显示全部楼层
回复 1# leoyao
楼主，你发的这个文章有个问题，第一个例子里面，说综合后电路一样是不对的，这个综合后，完全不一样，敏感变量完整的，出来后是组合逻辑，不完整，综合出来后会有个latch。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 13:41 , Processed in 0.094317 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表